

BÀI GIẢNG MÔN

KỸ THUẬT ĐIỆN TỬ SỐ

Bài 5 : MẠCH LOGIC TỔ HỢP (TIẾP)

Meet : https://meet.google.com/pqb-amyc-ofp

Giảng viên : Ninh Văn Thọ

Email : nvtho@uneti.edu.vn

Khoa :Điện tử va KTMT

CHƯƠNG 2: MẠCH LOGIC TỔ HỢP

TÊN BÀI GIẢNG: MẠCH LOGIC TỔ HỢP (TIẾP)

2.3.2 Bộ giải mã


Là bộ có chức năng phiên dịch từ các mã trở lại thành tín hiệu đầu ra

Nguyên lý bộ giải mã như hình vẽ

Trong đó

$X_1, X_2, \ldots X_n$: Tín hiệu mã đầu vào

$Y_1, Y_2, \ldots Y_{2^n}$:Tín hiệu mã đầu vào



Ghi chú: Nếu đầu vào là bộ mã với n bit (*n đầu vào*) thì tín hiệu đầu ra bộ giải mã không được phép vượt quá 2^n tín hiệu.

Ví dụ :1 Thiết kế bộ giải mã nhị phân 3 bit thành 8 tín hiệu đầu ra

Giải

Phân tích yêu cầu bài toán:

Giả thiết ta cần thiết kế **bộ giải mã 3 bit nhị phân thành 8 tín hiệu đầu ra**

Từ yêu cầu đầu bài, ta gọi

+ 3 bít đầu vào là a; b; c

+ 8 tín hiệu ra là Y_1 đến Y_8

Bảng chân lý

TT	a	b	c	Y_1	Y_2	Y_3	Y_4	Y_5	Y_6	Y_7	Y_8
1	0	0	0	1	0	0	0	0	0	0	0
2	0	0	1	0	1	0	0	0	0	0	0
3	0	1	0	0	0	1	0	0	0	0	0
4	0	1	1	0	0	0	1	0	0	0	0
5	1	0	0	0	0	0	0	1	0	0	0
6	1	0	1	0	0	0	0	0	1	0	0
7	1	1	0	0	0	0	0	0	0	1	0
8	1	1	1	0	0	0	0	0	0	0	1

Đưa ra hàm *(tối thiểu hoá nếu có thể)*

$$Y_1 = \bar{a}\bar{b}\bar{c}$$

$$Y_2 = \bar{a}\bar{b}c$$

$$Y_3 = \bar{a}b\bar{c}$$


$$Y_4 = \bar{a}bc$$

$$Y_5 = a\bar{b}\bar{c}$$

$$Y_6 = a\bar{b}c$$

$$Y_7 = ab\bar{c}$$


$$Y_8 = abc$$



❖ Mạch chuyển mã

Mạch chuyển mã là một bộ giải mã, thực hiện chức năng chuyển từ 1 loại mã thành một loại mã khác tương ứng.

- *Sơ đồ nguyên lý*



Hình 2.4: Cấu trúc tổng quát bộ chuyển mã

- *Thiết kế mạch giải mã*

Ví dụ 2: Thiết kế bộ chuyển đổi từ mã nhị phân sang mã GRAY (4 bit)

> Đặt vấn đề

Theo yêu cầu đầu bài, ta cần thiết kế mạch chuyển đổi từ mã nhị phân 4 bít sang mã Gray 4 bít, vậy mạch thiết kế sẽ có 4 tín hiệu vào là 4 bít mã nhị phân và 4 hàm đầu ra là 4 bit của mã Gray

- Gọi 4 bit của mã nhị phân là X_i; X_2; X_3; X_4;
- Gọi 4 bit của mã Gray là Y_1; Y_2; Y_3; Y_4;

> *Bảng chân lý:*

	Mã nhị phân				***Mã Gray***			
TT	X_1	X_2	X_3	X_4	Y_1	Y_2	Y_3	Y_4
0	0	0	0	0	0	0	0	0
1	0	0	0	1	0	0	0	1
2	0	0	1	0	0	0	1	1
3	0	0	1	1	0	0	1	0
4	0	1	0	0	0	1	1	0
5	0	1	0	1	0	1	1	1
6	0	1	1	0	0	1	0	1
7	0	1	1	1	0	1	0	0
8	1	0	0	0	1	1	0	0
9	1	0	0	1	1	1	0	1
10	1	0	1	0	1	1	1	1
11	1	0	1	1	1	1	1	0
12	1	1	0	0	1	0	1	0
13	1	1	0	1	1	0	1	1
14	1	1	1	0	1	0	0	1
15	1	1	1	1	1	0	0	0

Bảng 2.5:Bảng chuyển đổi mã nhị phân sang mã Gray 4 bít

Y1

X_1X_2 \ X_3X_4	00	01	11	10
00				
01				
11	1	1	1	1
10	1	1	1	1

X_1X_2 \ X_3X_4	00	01	11	10
00			1	1
01	1	1		
11	1	1		
10			1	1

Y2

X_1X_2 \ X_3X_4	00	01	11	10
00				
01	1	1	1	1
11				
10	1	1	1	1


Y4

X_1X_2 \ X_3X_4	00	01	11	10
00		1		1
01		1		1
11		1		1
10		1		1

- *Tối thiểu hóa và đưa ra hàm*

$$Y_1 = X_1 \quad ; \quad Y_2 = \overline{X_1}X_2 + \overline{X_2}X_1$$

$$Y_3 = \overline{X_3}X_2 + \overline{X_2}X_3 \quad ; \quad Y_4 = \overline{X_4}X_3 + \overline{X_3}X_4$$



* Bộ giải mã hiển thị ký tự (hiển thị mã 7 thanh)


- Đây là bộ giải mã BCD sang mã 7 thanh sang mã BCD
- Mã 7 thanh là một bộ mã sử dụng 7 thanh LED. Sắp xếp theo một trật tự nhất định nhằm hiển thị ký tự số


> Sơ đồ nguyên lý

* Bộ giải mã hiển thị ký tự (hiển thị mã 7 thanh)

- Đây là bộ giải mã BCD sang mã 7 thanh sang mã BCD
- Mã 7 thanh là một bộ mã sử dụng 7 thanh LED. Sắp xếp theo một trật tự nhất định nhằm hiển thị ký tự số

> Sơ đồ nguyên lý





Có 2 dạng IC LED 7 đoạn:

- Hoạt động ở mức tích cực dương *(LED 7 thanh Cathode chung):* dữ liệu được đưa vào các chân a, b, c, d, e, f, g là mức cao (1) thì led sẽ sáng, tùy dữ liệu các chân đưa vào.
- Hoạt động ở mức tích cực âm *(LED 7 thanh Anode chung):* dữ liệu được đưa vào các chân a, b, c, d, e, f, g là mức thấp (0) thì led sẽ sáng, tùy dữ liệu các chân đưa vào.

Bảng trạng thái (sử dụng mức logic âm)

TT	A	B	C	D	a	b	c	d	e	f	g	Số hiển thị
1	0	0	0	0	0	0	0	0	0	0	1	**0**
2	0	0	0	1	**1**	0	0	**1**	**1**	**1**	1	**1**
3	0	0	1	0	0	0	**1**	0	0	**1**	0	**2**
4	0	0	1	1	0	0	0	0	1	**1**	0	**3**
5	0	1	0	0	**1**	**1**	0	**1**	**1**	0	0	**4**
6	0	1	0	1	0	**1**	0	0	**1**	0	0	**5**
7	0	1	1	0	0	**1**	0	0	0	0	0	**6**
8	0	1	1	1	0	0	0	**1**	**1**	**1**	**1**	**7**
9	1	0	0	0	0	0	0	0	0	0	0	**8**
10	1	0	0	1	0	0	0	0	**1**	0	0	**9**

11	1	0	1	0	**Trạng thái không xác định**	
12	1	0	1	1		
13	1	1	0	0		
14	1	1	0	1		
15	1	1	1	0		
16	1	1	1	1		

Bảng 2.6: Bảng trạng thái bộ giải mã hiên thị kí tự

- Với việc sử dụng mức logic âm thì khi nhân tín hiệu bằng 1, thanh sẽ tắt và khi mức tín hiệu bằng 0 thanh sẽ sáng.
- Với 4 bít đầu vào thì sẽ tạo ra được $2^4 = 16$ tổ hợp trạng thái khác nhau; Do việc giải mã hiến thị 7 thanh mới chỉ sử dụng hết 10 trạng thái; như vậy còn 06 trạng thái không sử dụng đến được gọi là trạng thái không xác định (trên bảng Karnaugh ta sẽ ký hiệu chữ X)
- Đưa vào bìa Karnaugh hàm của từng thanh.

Đưa tín hiệu vào bảng Karnaugh

a

AB \ CD	00	01	11	10
00		1		
01	1			1
11	x	x	x	x
10			x	x

b

AB \ CD	00	01	11	10
00				
01		1		1
11	x	x	x	x
10			x	x

c

AB \ CD	00	01	11	10
00				1
01				
11	x	x	x	x
10			x	x

d

AB \ CD	00	01	11	10
00		1		
01	1		1	
11	x	x	x	x
10		1	x	x

e

AB \ CD	00	01	11	10
00		1	1	
01	1	1	1	
11	x	x	x	x
10		1	x	x

g

AB \ CD	00	01	11	10
00	1	1		
01			1	
11	x	x	x	x
10			x	x

f

AB \ CD	00	01	11	10
00		1	1	1
01			1	
11	x	x	x	x
10			x	x

* *Tối thiểu hóa và đưa ra hàm*

$$a = B\overline{D} + \overline{A}\,\overline{B}\,\overline{C}D$$

$$b = B\overline{C}D + BC\overline{D}$$

$$c = \overline{B}C\overline{D}$$

$$d = B\overline{C}\,\overline{D} + \overline{BC}D + BCD$$

$$e = B\overline{C} + D$$

$$f = CD + \overline{B}C + \overline{A}\,\overline{B}D$$

$$g = BCD + \overline{A}\,\overline{B}\,\overline{C}$$

2.3.3 Bộ kiểm tra so sánh

Bộ kiểm tra so sánh là một mạch tổ hợp, có chức năng so sánh hai số nhị phân và chỉ ra mối quan hệ giữa chúng

Giả thiết ta có hai số nhị phân A và B, như vậy ta có thể thấy được A = B, A > B hay A < B.

a.Bộ so sánh 2 số nhị phân 1bít

Giả thiết có hai số nhị phân 1 bit là a_i và b_i

F_i: Là hàm tín hiệu ra khi $a_i = b_i$

F_2: Là hàm tín hiệu ra khi $a_i > b_i$

F_3: Là hàm tín hiệu ra khi $a_i < b_i$

Ta có bảng chân lý như sau

a_i	b_i	F_1	F_2	F_3
0	0	1	0	0
0	1	0	1	0
1	0	0	0	1
1	1	1	0	0


Bảng 2.7: Bảng chân lý bộ so sánh 2 số nhị phân 1 bít

Ta có hàm ra như sau

$$F_1 = \overline{a_i}\,\overline{b_i} + a_i b_i = \overline{a_i \oplus b_i}$$

$$F_2 = \overline{a_i}\, b_i$$

$$F_3 = a_i \overline{b_i}$$



b.Bộ so sánh hai số nhị phân nhiều bit

Giả thiết ta có 2 số nhị phân nhiều biết A và B

A: $a_n\ a_{n-1}\ .\ .\ .\ a_i$

B: $b_n\ b_{n-1}\ .\ .\ .\ b_i$

Trong đó a_i là bít có trọng số thấp nhất

Phương pháp thiết kế:

- Biện luận đầy đủ các trường hợp có thể xảy ra
- Căn cứ từ biện luận, xây dựng hàm ra cho mạch so sánh

Ví dụ *:* Xây dựng mạch so sánh cho 2 số nhị phân 3 bít A và B

Giải:

- Giả thiết 2 số nhị phân A và B như sau:

A: $a_3\ a_2\ a_i$

B: $b_3\ b_2\ b_i$

(a_i và b_i là hai bít có trọng số nhỏ nhất)

- Biện luận *(phân tích các trường hợp có thể xảy ra)*

> A = B khi và chỉ khi:

$a_3 = a_3$ và $a_2 = a_2$ và $a_i = b_i$

> A > B khi và chỉ khi

$a_3 > a_3$ hoặc $a_3 = b_3$ và $a_2 > b_2$ hoặc $a_3 = b_3$ và $a_2 = b_2$ và $a_i > b_i$)

> A < B khi và chỉ khi

$a_3 < b_3$ hoặc $a_3 = b_3$ và $a_2 < b_2$ hoặc $a_3 = b_3$ và $a_2 = b_2$ và $a_i < b_i$) Vậy căn cứ từ biện luận trên ta sẽ đưa ra các hàm đầu ra. Ta gọi F_i, F_2, F_3 là các hàm tín hiệu đầu ra của bộ so sánh.

F_i = i khi A = B


F_2 = i khi A < B

F_3 = i khi A > B

❖ Xây dựng mạch qua các bộ so sánh 2 số nhị phân 1 bit

Để xây dựng mạch kiểm tra so sánh cho 2 số nhị phân 3 bít qua các bộ kiểm tra so sánh 1 bít, ta cần sử dụng 03 bộ 1 bít

Với 03 bộ so sánh 1 bít, ta có mô hình thực hiện như sau:



Hình 2.5: Mạch so sánh 3 bít từ mạch so sánh 1 bít


+ Gọi F_{11} là Là hàm tín hiệu ra khi $a_i = b_i$
+ Gọi F_{12} là Là hàm tín hiệu ra khi $a_i < b_i$
+ Gọi F_{13} là Là hàm tín hiệu ra khi $a_i > b_i$
+ Gọi F_{21} là Là hàm tín hiệu ra khi $a_2 = b_2$

+ Gọi F_{22} là Là hàm tín hiệu ra khi $a_2 < b_2$
+ Gọi F_{23} là Là hàm tín hiệu ra khi $a_2 > b_2$
+ Gọi F_{31} là Là hàm tín hiệu ra khi $a_3 = b_3$
+ Gọi F_{32} là Là hàm tín hiệu ra khi $a_3 < b_3$
+ Gọi F_{33} là Là hàm tín hiệu ra khi $a_3 > b_3$

Ta có hàm tín hiệu ra như sau:

$F_1 = F_{31} . F_{21} . F_{11}$ $F_2 = F_{32} + F_{31} . F_{22} + F_{3I} . F_{2I} . F_{12}$ $F_3 = F_{33} + F_{31} . F_{23} + F_{3I} . F_{21} . F_{13}$	**Với**	F_1 là tín hiệu ra khi A = B F_2 là tín hiệu ra khi A < B F_3 là tín hiệu ra khi A > B

Ta có sơ đồ mạch như hình dưới:



2.3.4 Mạch số học

a.Mạch cộng

Giả sử có hai số nhị phân 4 bit A và B. Trong đó:

A = An -1 A n -2 ...A0 và B = Bn -1 Bn -2 ...B0

Để xây dựng mạch thực hiện phép cộng hai số cần nắm vững nguyên tắc bộ cộng đầy đủ 1 bit, trên cơ sở đó xây dựng bộ cộng song song n bit.

TỔNG KẾT

Xây dựng mạch logic tổ hợp cần xác định biến đầu vào, hàm đầu ra, quan hệ giữa hàm số và biến số

Xây dựng mạch (sơ đồ logic) cần chú trọng yêu cầu về linh kiện cho trước của đầu bài (*Ví dụ: Xây dựng mạch bằng các phần tử NAND, NOR ….*) để thực hiện chính xác các yêu cầu đặt ra

BÀI TẬP

Thiết kế mạch điện kiểm tra bit lẻ (chức năng như sau)

Nếu các tín hiệu đầu vào có số lẻ ở mức cao thì tín hiệu đầu ra ở mức cao, còn lại đầu ra ở mức thấp

Tín hiệu vào là 5 bít

BÀI TẬP

Câu 1: ***(2 điểm)*** Một mạch tổ hợp có 4 đầu vào A, B, C, D và một đầu ra Y. đầu vào là một từ mã thuộc bộ mã như sau:

A	B	C	D
0	0	0	0
0	0	1	1
0	1	0	0
0	1	1	1
1	0	0	0
1	0	1	1
1	1	0	0
1	1	1	1

Sao cho đầu ra Y=1 khi đầu vào là một từ mã đúng và đầu ra Y=0 khi đầu vào là một từ mã sai. Sử dụng bảng Karnaugh để rút gọn hàm Y và thiết kế mạch tổ hợp bằng cổng OR- AND 2 đầu vào.

BÀI TẬP

Câu 2:(3điểm) Hãy thiết kế mạch tổ hợp thực hiện quá trình chuyển đổi mã nhị phân 4 bít sang mã 5211:


Mã nhị phân 4 bít			
0	0	0	0
0	0	0	1
0	0	1	0
0	0	1	1
0	1	0	0
0	1	0	1
0	1	1	0
0	1	1	1
1	0	0	0
1	0	0	1


Mã 5211			
0	0	0	0
0	0	0	1
0	1	0	0
0	1	0	1
0	1	1	1
1	0	0	0
1	0	0	1
1	1	0	0
1	1	0	1
1	1	1	1

- Vẽ bảng Karnaugh điền giá trị các ô lên bảng
- Rút gọn hàm bằng bảng Karnaugh
- Vẽ mạch logic dùng cổng OR – AND 2 đầu vào

Giải

- gọi đầu vào A, B, C, D
- gọi đầu ra Y_1, Y_2, Y_3, Y_4





N_1 = gộp (8,9,10,11,12,13,14,15) = A

N_2 = gộp (5,7,13,15) = BD


N_3 = gộp (6,7,14,15) = BC

$Y_1 = A + BC + BD$


$N_1 = A$ $\quad N_3 = \overline{BC}$

$N_2 = CD$ $\quad N_4 = B\overline{C}\overline{D}$


$Y_2 = A + CD + \overline{B}C + B\overline{C}\overline{D}$



$$Y_3 = AD + B\bar{C}\bar{D}$$



$$Y_4 = A + \bar{B}D + B\bar{C}\bar{D}$$



BÀI TẬP

Câu 3:(3điểm) Hãy thiết kế mạch tổ hợp thực hiện quá trình chuyển đổi mã A sang mã B:

MÃ A	MÃ B
0000	0010
0010	0011
0011	0101
0101	0111
0111	1000
1000	1001
1001	1011
1011	1101
1101	1110
1110	1111
1111	0000

- Vẽ bảng Karnaugh điền giá trị các ô lên bảng
- Rút gọn hàm bằng bảng Karnaugh
- Vẽ mạch logic dùng cổng NAND

BÀI TẬP

Câu 4:(3điểm) Hãy thiết kế mạch tổ hợp thực hiện quá trình chuyển đổi mã nhị phân 4 bít sang mã GRAY 4 bít:

Mã nhị phân 4 bít			
0	0	0	0
0	0	0	1
0	0	1	0
0	0	1	1
0	1	0	0
0	1	0	1
0	1	1	0
0	1	1	1
1	0	0	0
1	0	0	1
1	0	1	0
1	0	1	1
1	1	0	0
1	1	0	1
1	1	1	0
1	1	1	1

Mã GRAY 4 bít			
0	0	0	0
0	0	0	1
0	0	1	1
0	0	1	0
0	1	1	0
0	1	1	1
0	1	0	1
0	1	0	0
1	1	0	0
1	1	0	1
1	1	1	1
1	1	1	0
1	0	1	0
1	0	1	1
1	0	0	1
1	0	0	0

- Vẽ bảng Karnaugh điền giá trị các ô lên bảng
- Rút gọn hàm bằng bảng Karnaugh
- Vẽ mạch logic dùng cổng NAND